инженер-исследователь

Работа с языками описания аппаратуры VHDL/Verilog. Работа в средах разработки Xilinx Vivado, ISE, Modelsim или Active HDL, MATLAB. Анализ исходного кода больших FPGA проектов. Поиск проблем и их решение. Работа с документацией на английском.

Требования

Знание языков описания аппаратуры VHDL/Verilog. Знание сред разработки: Xilinx Vivado, ISE Modelsim или Active HDL, MATLAB. Знание основ цифровой обработки сигналов (фильтрация, модуляция, FFT, и тд). Готовность изучать стандарты беспроводной связи. Опыт работы с внешними интерфейсами. Уверенное использование Linux. Английский язык

Общее образование; Опыт: 1 лет

Условия

Оптимальные