Senior ASIC Physical Design Engineer (Back-End)

O projekcie

Jako Ideamotive prowadzimy rekrutację dla polskiej spółki deep-tech. Klient tworzy sprzętowe akceleratory kryptografii postkwantowej w krzemie, odporne na ataki przyszłych komputerów kwantowych. Szukamy doświadczonego inżyniera, który przejmie pełną odpowiedzialność za obszar physical design i poprowadzi go od floorplanu aż po sign-off. Dołączysz do skompletowanego już zespołu ekspertów, w którym brakuje właśnie Twoich kompetencji.

To oferujemy

• Zatrudnienie wyłącznie na podstawie umowy o pracę.
• Zastosowanie 50% kosztów uzyskania przychodu (KUP) do części wynagrodzenia z tytułu pracy twórczej.
• Program opcji na akcje (ESOP) dla pracowników merytorycznych, uruchamiany po przekształceniu firmy w spółkę akcyjną.
• Stabilne zatrudnienie w projekcie z gwarantowanym finansowaniem na najbliższe lata.
• Pracę nad unikalną w skali europejskiej technologią kryptografii postkwantowej.

Ideamotive

Czym jest Ideamotive?

• Agile’owa firma świadcząca usługi w zakresie tech team extension IT dla klienta korporacyjnego (głównie w Polsce).
• Nasza firma została uznana przez Forbes 3 lata z rzędu jako jedna z najprężniej rozwijających się organizacji IT w Polsce oraz znalazła się na liście Financial Times 1000.
• Team delivery składa się z 60 osób, core biznesowy z 12 osób i mamy chrapkę na wzrosty, więc podejście “can do” i nastawienie na działanie są tutaj niezbędne.
• Mamy bardzo zgrany, zaangażowany zespół, lubimy to, co robimy.
• Jeżeli taka atmosfera jest zgodna z Twoimi oczekiwaniami, zaaplikuj! Zobaczmy jaką historię możemy razem napisać.

Daily tasks

• Prowadzenie pełnego procesu implementacji fizycznej dla procesorów kryptograficznych.
• Wykonywanie floorplanningu, placementu, syntezy drzewa zegarowego (CTS) oraz routingu.
• Zamykanie czasów (timing closure) i sign-off STA w wielu wariantach (corners i modes).
• Odpowiedzialność za power planning oraz analizę IR-drop i elektromigracji.
• Projektowanie architektur low-power, w tym power domains, level shifters, isolation cells oraz sieci dystrybucji body bias dla Adaptive Body Bias.
• Handoff do layoutu, wprowadzanie zmian ECO i przygotowanie do tape-outu w bezpośredniej współpracy z foundry.
• Tworzenie dokumentacji technicznej i wsparcie procesu certyfikacji układu

Requirements

Nasze wymagania

• Obywatelstwo Unii Europejskiej (twardy wymóg formalny).
• Minimum 5 lat komercyjnego doświadczenia w obszarze ASIC back-end / physical design.
• Samodzielne poprowadzenie co najmniej jednego tape-outu od etapu floorplanu do sign-offu.
• Biegła obsługa narzędzi place-and-route: Innovus (Cadence) lub IC Compiler II / Fusion Compiler (Synopsys).
• Praktyczne doświadczenie z analizą STA i sign-offem przy użyciu PrimeTime lub Tempus.
• Znajomość narzędzi do weryfikacji fizycznej (DRC/LVS), takich jak Calibre, IC Validator lub Pegasus.
• Doświadczenie z architekturami low power i standardami UPF lub CPF.
• Zrozumienie pełnego przepływu projektowania ASIC oraz styku front-endu z back-endem.
• Wykształcenie wyższe na kierunku elektronika, inżynieria komputerowa lub pokrewnym.

Mile widziane

• Doświadczenie z technologią FD-SOI, szczególnie GlobalFoundries 22FDX.
• Praktyka we wdrażaniu Adaptive Body Bias.
• Udokumentowane sukcesy w optymalizacji poboru mocy układów.
• Znajomość zagadnień bezpieczeństwa sprzętowego: TRNG, PUF oraz mitygacji ataków side-channel.
• Posiadanie poświadczenia bezpieczeństwa (krajowego, UE lub NATO).

Must have: Backend